카페검색 본문
카페글 본문
-
해당카페글 미리보기
-
VHDL 32비트 2014.05.19해당카페글 미리보기
어캐해욬ㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋㅋ 아 디지털 하나도 모르겠다 조원도 던졌다니 혼자해야되는데 막막하네 디지털마스터 안계시나....
-
Melbourne - Embedded S/W Engineer and Project Manager (구인광고) 2014.04.25해당카페글 미리보기
defining embedded software architecture for communications equipment incorporating general purpose microprocessors, VHDL to CPLD design (or similar) will also be highly regarded. For further details please send your resume and cover note...
-
해당카페글 미리보기
-
bufg 쓰임 의미? 2014.03.26해당카페글 미리보기
안녕하세요~~ vhdl에서 bufg 를 쓰이는 코드를 봐서 verilog에서는 bufg를 사용하는지? , 어떤때 사용되는지 문의 드립니다. 이코드를 보면 단순하게 ..클럭 입력을 받고 bufg를 지나서 클럭 출력에 쓰이는 것 같은데.. 맞나요...
-
대학원 입학 학업계획서 작성요령 2014.03.23해당카페글 미리보기
공부를 나름대로 열심히 하여 물론 더 많은 노력과 발전이 필요하지만 데이터통신, 컴퓨터아키텍쳐, VLSI, 시스템프로그래밍, VHDL에 관하여 어느 정도의 기본지식을 습득하고 있습니다. 그리고 현재 정보처리산업기사 자격증을 보유하고 있습니다. 이러한...
-
VHDL to Verilog convert 요청 2014.03.14해당카페글 미리보기
안녕하세요~~ 또 간만에... 글 올립니다. UART 통신 하기 위한 vhdl 코드 인데요~ 아래 코드 중에 verilog로 어떻게 converting 해야 하는지 몰라서.. 요청 드립니다. 빨간색 부분이요~~^^; 추가적으로.. vhdl에서 ( := )는 무슨 의미인지요? library IEEE...
-
Global Job Position ( 경력사원 모집) 2014.03.01해당카페글 미리보기
RTL) Engineer - H.264/VC‐1/MPEG‐2/4 등의 video codec sub‐block 개발 - Video codec top merge and verify/FPGA test - VHDL, C언어 사용 가능/Linux 환경에 대한 경험 - 경력 3~14년 내외 2) 마케팅 분야 - 제품기획/로드맵관리, Business...
-
CLCD VHDL에서 Verilog로 컨버팅 작업-2 2014.02.20해당카페글 미리보기
MC21605B6WK-SPR.pdf 안녕하세요~~ 카페지기 님, 하기 프로그램중.. 제가 이해한 부분에 대해, 파란색으로 표기했습니다.^^ `timescale 1ns / 1ps module character_LCD( clk20m, rst, lcd_en, lcd_rs, lcd_rw, lcd_data ); input clk20m, rst; output lcd...
-
CLCD VHDL에서 Verilog로 컨버팅 작업 2014.02.18해당카페글 미리보기
`timescale 1ns / 1ps module character_LCD( clk20m, rst, lcd_en, lcd_rs, lcd_rw, lcd_data ); input clk20m, rst; output lcd_en, lcd_rs, lcd_rw; output [7:0] lcd_data; reg [14:0] cnt_1khz; reg clk_1khz; reg [8:0] lcd_cnt; wire [7:0] lcd...