카페검색 본문
카페글 본문
-
Verilog 문법 및 교재 2022.11.18해당카페글 미리보기
HBE-Combo II-DLD VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-160718.pdf 7.40MB DSD_4_조합회로.pptx 369.31KB
-
해당카페글 미리보기
-
【일본】 ブライザ株式会社 - 반도체 엔지니어 2024.03.13해당카페글 미리보기
확인, 신뢰성 확인, FPGA 설계 평가 검증: 차세대 제품 개발을 위한 다양한 평가 데이터 획득 및 분석 ◎ LSI 설계 개발 Verilog/VHDL 논리 회로 설계 및 검증 LSI 논리 회로 설계/검증 업무 반도체 소자 레이아웃 설계 ◎ 반도체 제조 프로세스 개발...
-
Verilog 고수니뮤 찾습니다. 2016.10.28해당카페글 미리보기
고학번 아싸라 물어볼데가 없음 ㅠㅠ 진리표 작성해서 카르노맵으로 간소화했는데 verilog로 작성해서 시뮬돌리니까 오류가 나는데 뭐가 틀린지 모르겠음.. verilog 초반 단계라 그렇게 어려운건 아닌데 알송달송함..ㅠㅠ 테스트벤치 코드가 잘못됬나.. 뭐...
-
회로설계(Verilog/FPGA) 분야하시는분 있을까요? 2021.08.31해당카페글 미리보기
22년 졸업예정 취업준비하고있는 전자공학과 학생입니다. 내세울 만한 경험이 임베디드 프로젝트 경험 2회 저번학기에 진행한 verilog 회로설계 이번학기에 진행할 Xlinx FPGA 사용 검증 분석인데 처음 취업준비하는 과정에서(취업관련 아는게 거의없어요...
-
Verilog Instance(베릴로그 인스턴스)의 개념 2008.10.16해당카페글 미리보기
는 객체 지향 언어(C++,Jave)에서 class형으로 선언된 객체의 실체로 메모리가 할당되는 것을 말합니다. 이에 대해 Verilog에서는 module의 실체 혹은 gate,primitive의 실체를 말하고 보통 인스턴스 이름으로 U# (회로도의 부품 번호 (부품 참조 이름 ex...
-
VHDL과 Verilog 2015.05.11해당카페글 미리보기
VHDL과 Verilog VHDL (반도체 공학 분야?) VHDL(VHSIC Hardware Description Language)은 디지털 회로 및 혼합 신호(mixed-signal, 아날로그 신호 포함)를 표현하는 하드웨어 기술 언어이다. FPGA나 집적회로 등의 전자공학 회로를 처리하는 설계 자동화에...
-
Orcad netlist의 Verilog Pin assignment에 관한 질문입니다. 2012.04.27해당카페글 미리보기
Orcad의 netlist를 이용해서 Verilog의 top파일을 생성할려고 하는데요~ VHDL 같은 경우는 Pin assignment가 되어서 1번과 같이 top 파일로 출력이 되는데~ Verilog 같은 경우에는 Pin assignment가 되지 않고 2번과 같이 top 파일이 같이 출력됩니다. 제...
-
해당카페글 미리보기
-
물리전자, 전자장, 논리회로설계, verilog 책 팝니다. 2015.01.13해당카페글 미리보기
1. Verilog HDL 책 측면 이름, 책 내부 약간의 형광펜 그 외 상태 A급 SOC 쪽으로 가시거나, verilog 언어 공부하실 분들에겐 가장 기본적인 교재입니다. 한글판 입니다. 28,000 ==> 15,000원 2. 디지털 논리회로설계 ( 김찬용 교수님 강의교재 ) 책 측면...